Mode | Name | Size | |
---|---|---|---|
-rw-r--r-- | cells_cmos.v | 479 | logstatsplain |
-rw-r--r-- | cells_cyclone_v.v | 7497 | logstatsplain |
-rw-r--r-- | cells_verific.v | 319 | logstatsplain |
-rw-r--r-- | cells_xilinx_7.v | 4107 | logstatsplain |
-rw-r--r-- | cells_yosys.v | 281 | logstatsplain |
index : verismith | ||
Verilog Fuzzer to test the major simulators and sythesisers by generating random, valid Verilog. |
aboutsummaryrefslogtreecommitdiffstats |
Mode | Name | Size | |
---|---|---|---|
-rw-r--r-- | cells_cmos.v | 479 | logstatsplain |
-rw-r--r-- | cells_cyclone_v.v | 7497 | logstatsplain |
-rw-r--r-- | cells_verific.v | 319 | logstatsplain |
-rw-r--r-- | cells_xilinx_7.v | 4107 | logstatsplain |
-rw-r--r-- | cells_yosys.v | 281 | logstatsplain |