| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | AST.hs | 18902 | logstatsplain |
| -rw-r--r-- | CodeGen.hs | 8813 | logstatsplain |
| -rw-r--r-- | Gen.hs | 6586 | logstatsplain |
| -rw-r--r-- | Internal.hs | 2363 | logstatsplain |
| -rw-r--r-- | Lex.x | 6907 | logstatsplain |
| -rw-r--r-- | Mutate.hs | 9611 | logstatsplain |
| -rw-r--r-- | Parser.hs | 10363 | logstatsplain |
| -rw-r--r-- | Preprocess.hs | 3886 | logstatsplain |
| -rw-r--r-- | Token.hs | 5113 | logstatsplain |
 |
index : verismith | |
| Verilog Fuzzer to test the major simulators and sythesisers by generating random, valid Verilog. |
| aboutsummaryrefslogtreecommitdiffstats |