| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | AST.hs | 18489 | logstatsplain |
| -rw-r--r-- | ASTGen.hs | 2427 | logstatsplain |
| -rw-r--r-- | Circuit.hs | 1041 | logstatsplain |
| -rw-r--r-- | CodeGen.hs | 9466 | logstatsplain |
| -rw-r--r-- | Config.hs | 3235 | logstatsplain |
| -rw-r--r-- | Env.hs | 1487 | logstatsplain |
| -rw-r--r-- | Gen.hs | 4303 | logstatsplain |
| -rw-r--r-- | Icarus.hs | 3413 | logstatsplain |
| -rw-r--r-- | Internal.hs | 1252 | logstatsplain |
| d--------- | Internal | 151 | logstatsplain |
| -rw-r--r-- | Lexer.hs | 5553 | logstatsplain |
| -rw-r--r-- | Mutate.hs | 9026 | logstatsplain |
| -rw-r--r-- | Parser.hs | 7747 | logstatsplain |
| -rw-r--r-- | Random.hs | 2245 | logstatsplain |
| -rw-r--r-- | RandomAlt.hs | 833 | logstatsplain |
| -rw-r--r-- | Reduce.hs | 5636 | logstatsplain |
| -rw-r--r-- | XST.hs | 1702 | logstatsplain |
| -rw-r--r-- | Yosys.hs | 3056 | logstatsplain |
 |
index : verismith | |
| Verilog Fuzzer to test the major simulators and sythesisers by generating random, valid Verilog. |
| aboutsummaryrefslogtreecommitdiffstats |