| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | AST.hs | 16365 | logstatsplain |
| -rw-r--r-- | ASTGen.hs | 2615 | logstatsplain |
| -rw-r--r-- | Circuit.hs | 967 | logstatsplain |
| -rw-r--r-- | CodeGen.hs | 9217 | logstatsplain |
| -rw-r--r-- | Env.hs | 839 | logstatsplain |
| -rw-r--r-- | Gen.hs | 919 | logstatsplain |
| -rw-r--r-- | General.hs | 2128 | logstatsplain |
| -rw-r--r-- | Helpers.hs | 1889 | logstatsplain |
| -rw-r--r-- | Icarus.hs | 1883 | logstatsplain |
| -rw-r--r-- | Internal.hs | 779 | logstatsplain |
| d--------- | Internal | 78 | logstatsplain |
| -rw-r--r-- | Mutate.hs | 6120 | logstatsplain |
| -rw-r--r-- | Random.hs | 1969 | logstatsplain |
| -rw-r--r-- | RandomAlt.hs | 833 | logstatsplain |
| -rw-r--r-- | XST.hs | 1844 | logstatsplain |
| -rw-r--r-- | Yosys.hs | 2714 | logstatsplain |
 |
index : verismith | |
| Verilog Fuzzer to test the major simulators and sythesisers by generating random, valid Verilog. |
| aboutsummaryrefslogtreecommitdiffstats |