| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | minimal_1.v | 188 | logstatsplain |
| -rw-r--r-- | minimal_2.v | 1387 | logstatsplain |
| -rw-r--r-- | minimal_3.v | 391 | logstatsplain |
| -rw-r--r-- | minimal_4.v | 473 | logstatsplain |
| -rw-r--r-- | minimal_5.v | 668 | logstatsplain |
| -rw-r--r-- | minimal_6.v | 1079 | logstatsplain |
| -rw-r--r-- | minimal_7.v | 582 | logstatsplain |
| -rw-r--r-- | original_2.v | 24919 | logstatsplain |
| -rw-r--r-- | original_3.v | 32125 | logstatsplain |
| -rw-r--r-- | original_4.v | 27721 | logstatsplain |
| -rw-r--r-- | original_5.v | 27141 | logstatsplain |
| -rw-r--r-- | original_6.v | 27906 | logstatsplain |
| -rw-r--r-- | original_7.v | 37152 | logstatsplain |
 |
index : verismith | |
| Verilog Fuzzer to test the major simulators and sythesisers by generating random, valid Verilog. |
| aboutsummaryrefslogtreecommitdiffstats |